在半导体行业持续追求芯片性能提升的道路上，缩小晶体管尺寸扮演着至关重要的角色。全球领先的光刻机制造商 ASML 自始至终致力于探寻技术创新，以推动晶体管尺寸进一步缩小。
回顾 2022 年 9 月，ASML 首席技术官 Martin van den Brink 在一次深度访谈中指出，在历经数十年革新的光刻技术领域，High-NA EUV 技术可能已接近其技术天花板。然而，经过一年多的不懈探索与研发，ASML 突破桎梏，犹如“船到桥头自然直，柳暗花明又一村”，在《2023 年度报告》中首次提出了 Hyper-NA EUV 这一革命性概念，并预期将在 2030 年左右投入市场。
Brink 在报告中阐述，数值孔径高于 0.7 的 Hyper-NA EUV 技术开辟了全新的机遇，预示着 2030 年后半导体行业的崭新未来。Hyper-NA 不仅能够显著降低逻辑电路的成本，相较于 High-NA EUV 双重曝光技术，它将为 DRAM 制造带来更优成本效益的解决方案。此外，对于 ASML 来说，Hyper-NA 将有力推进其整体 EUV 能力平台的发展，优化成本结构和产品交付周期。
当前，ASML 所提供的 Low-NA EUV 光刻工具，其数值孔径为 0.33，线宽/关键尺寸达到 13.5nm，单次曝光即可实现最小 26nm 的金属间距以及 25-30nm 的 T2T（针尖对针尖）互连间距，满足了制造 4nm/5nm 工艺芯片的需求。然而，面对挑战更为严峻的 3nm 工艺，要求 T2T 间距缩短至 21-24nm，台积电通过采用 Low-NA EUV 光刻工具并结合双重曝光技术来达成目标，但这无疑导致了生产成本大幅攀升。近期，ASML 开始向英特尔交付的 High-NA EUV 光刻机，其数值孔径提高到了 0.55，线宽缩小至 8nm，理论上可以打印出最小 8nm 金属间距的产品，这对于 3nm 工艺节点至关重要，甚至在双重曝光下具备生产 1nm 芯片的可能性。其中，代表 ASML 技术巅峰的 High-NA Twinscan EXE 光刻机，每台设备重量高达 150,000 公斤，相当于两架空客 A320 客机之和，需要通过 250 个集装箱运输，并由 250 名工程师耗时六个月进行组装调试。
为了应对未来金属间距进入纳米级别以下的技术挑战，ASML 正积极研发更先进的光刻工具——Hyper-NA EUV。在接受 Bits & Chips 采访时，Martin van den Brink 确认公司正在评估 Hyper-NA 技术的可行性。ASML 计划将数值孔径超过 0.7，力求在 2030 年前后完成这一重大技术突破。然而，提升投影光学器件的数值孔径不仅意味着巨大的研发投入，还需要对光刻工具进行全面重新设计，包括可能扩大设备尺寸及开发新型组件，不可避免地将导致成本大幅度增加。
根据微电子研究中心 (IMEC) 提供的路线图，业界预计在 2030 年前后可推进至 A7 0.7nm 工艺节点，之后还将逐步发展至 A5 0.5nm、A3 0.3nm 和 A2 0.2nm。
从目前的市场价格来看，一台基础配置的 Low-NA EUV Twinscan NXE 机器售价起始于 1.83 亿美元，而一台 High-NA EUV Twinscan EXE 设备的起步价则跃升至 3.8 亿美元。可以预见的是，Hyper-NA EUV 光刻机的价格将进一步抬高，甚至可能会翻倍，但其所带来的技术革新和性能提升，将为整个半导体行业开启前所未有的新篇章。
