在半导体制造技术的最前沿，AMSL最近在其2023年度报告中揭示了其尖端Hyper-NA EUV技术的重大突破，并预测这款革命性的Hyper-NA EUV光刻机有望于2030年开始商业化应用，为未来的超先进芯片生产铺平道路。此消息紧随其不久前展示的适用于2nm以下制程的High NA EUV光刻机之后，无疑再次引发了业界的瞩目。
    
    目前，ASML现有的EUV工具数值孔径为0.33，能够实现约13.5nm的分辨率，单次曝光即可达到26nm的最小金属间距和近似25-30nm的尖端互连空间距离，完全满足4/5nm节点制程需求。然而，面对亟需更小至21-24nm间距的3nm工艺挑战，台积电采用标准EUV双图案化技术来实现这一目标，但成本高昂。而首款交付的High NA EUV系统（EXE:5000）已将数值孔径提升至0.55，分辨率提高至8nm，足以应对2nm以下制程节点，甚至对未来的1nm节点也具备解决方案潜力。同时，该系统的生产效率显著提升，每小时可处理超过185个晶圆，且预计到2025年新一代产品（EXE:5200）将进一步提升至每小时220片晶圆。
    
    随着芯片制程不断微缩，逼近1nm节点时，晶体管金属间距将需要进一步缩小，这使得晶圆制造商必须寻求超越High NA EUV光刻机的更为复杂的设备方案。为此，ASML正积极研发更高数值孔径的Hyper NA EUV光刻机，以应对未来极限制程挑战。
    
    据imec先前预测，得益于晶体管技术和先进制造工具的发展，2030年行业有望迈入7埃米（0.7nm）时代，随后在2032年进化至5埃米（0.5nm），并在2036年可能实现2埃米（0.2nm）的惊人突破。尽管早先阶段，ASML对于Hyper NA技术的成本问题持谨慎态度，担心高昂的成本可能导致其在经济上难以实施；但在最新的2023年年度报告中，ASML首席技术官Martin van den Brink透露，公司已经成功攻克了Hyper NA EUV光刻机的成本与交付周期难题。
    
    Martin指出，数值孔径大于0.7的Hyper NA光刻机将在2030年前后开始应用，它不仅将继续推动逻辑制程芯片技术的发展，提供比High NA EUV双重图案化更具经济效益的解决方案，同时也为DRAM制程领域带来新机遇。他强调，ASML通过优化整体EUV平台能力，在降低成本和缩短交付周期方面取得了关键性进展。尽管面临能源消耗等挑战，但通过智能电网和电动汽车等领域的技术创新，ASML亦在助力减少温室气体排放，预示着更多相关技术变革即将到来。