今年初，佳能公司释放出重大信号，据《金融时报》披露，佳能高管在专访中透露，公司计划于今年开始量产自家研发的纳米压印半导体设备FPA-1200NZ2C。这款产品首次公开亮相是在去年10月，直接对标ASML用于制造7纳米以下先进制程芯片的EUV光刻机。佳能方面表示，该设备已具备制造5纳米芯片的能力，并预计到2026年将实现对2纳米芯片的制造支持。
尽管佳能此举引起业界关注，但外界对其纳米压印技术的实际应用效果仍存疑虑。芯澈半导体创始人彭博方，拥有十多年的纳米压印技术观察与研究经验，他曾在半导体行业巨头任职，深度参与光刻及套刻测量技术研发，并在学术界专注于纳米压印及化合物半导体检测技术的研究。他对佳能今年能否真正实现纳米压印光刻机的量产持谨慎态度，并指出：“只有当佳能的产品成功投入市场后，获得东芝、SK海力士等战略合作伙伴的大规模采用并推向公开销售，才能被视为纳米压印技术在半导体量产上取得里程碑式的突破。”纳米压印与传统光刻技术虽然都致力于将集成电路图“复制粘贴”至硅片上，但两者的技术路径截然不同：光刻如同“照相”，利用化学反应和紫外光在硅片上形成投影；而纳米压印则更似“盖印章”，通过物理方式，利用预制模板机械加压在硅片上“复印”。纳米压印技术理论上具备成本优势，无需昂贵的光学曝光系统，且能耗仅为光刻机的十分之一。
然而，纳米压印技术在实际应用中的挑战重重。相较于早在1961年就被引入芯片生产的光刻技术，纳米压印在半导体领域的地位长期边缘化。自1996年周郁教授在《Science》杂志首次提出纳米压印概念以来，由于接触式工艺导致的对准难题与缺陷问题，纳米压印始终未能证明自己在10纳米以下先进制程芯片大规模生产中的可行性。
佳能对于纳米压印技术的研发并非新故事，自2004年开始研究至今，每年几乎都有佳能纳米压印技术突破尺寸限制的消息传出。尽管今年佳能宣称将实现纳米压印设备的量产，型号与2017年交付给东芝的设备相同，当时宣传已可生产10纳米以下芯片，但对于如何从10纳米突破至5纳米以及为何在此期间市场上未见批量使用相关设备进行芯片生产的情况，佳能并未给出详细解释。
彭博方向界面新闻记者透露，尽管佳能在解决对准问题上有所进展，但纳米压印技术的核心挑战——缺陷问题所导致的误差仍未得到有效解决方案，无法满足半导体行业对高良率芯片的严苛要求，因此至今未能应用于规模化生产。目前，纳米压印主要在对制造缺陷容忍度较高的光学、生物芯片等领域广泛应用，如LED、AR设备、太阳能电池等，但仍处于商业化量产阶段的门槛之外。
