【IT之家 2月26日讯】中国科学院微电子研究所近日发布了一项重大科研突破，刘明院士团队成功设计出一款基于非易失/易失存储融合技术的片上学习存算一体宏芯片，并在14nm FinFET工艺上验证了其独创的5晶体管型逻辑闪存单元。这款新型器件实现了编程电压降低25%，编程时间减少66%，相较于同类产品性能显著提升。这一科研成果已在全球顶尖的ISSCC 2024国际会议上发表，引起了业界广泛关注。
    更进一步，该团队创新性地提出了一种融合逻辑闪存单元与SRAM的新型阵列结构，巧妙利用非易失性和易失性存储单元的特性，确保在片上学习过程中既能长期保存信息，又能快速处理短期数据流。通过优化矩阵-向量乘法和矩阵元素乘法等关键运算，有效提升了片上学习的效率。
    同时，研究团队还研发出一种深度集成于存储阵列、硬件开销极低的差分型模数转换电路。此电路采用了采样电容复用技术以节省芯片面积，并借助多元素稀疏感知方案大幅度降低了功耗，为高性能低能耗的芯片设计树立了新的标杆。
    值得关注的是，这款存算一体宏芯片基于14nm FinFET工艺完成流片，尤其擅长执行小样本学习等复杂的片上学习任务。据官方数据显示，其8bit矩阵-矩阵-向量计算能效高达22.64TOP/W，展现出前所未有的高效能表现。
    总体而言，刘明院士团队设计的这款芯片不仅具备突触可塑性的神经网络支持能力，还能在前馈过程中实时动态更新短期信息，从而实现真正意义上的动态片上学习，对推动人工智能领域尤其是边缘计算的发展具有重大意义和深远影响。