首先，为了深入理解逻辑技术的演进方向，掌握前沿逻辑器件的基本构成至关重要。TechInsights提供的详尽封装分析报告为我揭示了10款7纳米和5纳米级别的代表性设备架构，包括英特尔与AMD微处理器、Apple A系列及M系列处理器、NVIDIA GPU以及其他重要产品。
观察图1所示的芯片区域分布（Logic Layouts），我们可以直观地看出逻辑部分占据了芯片面积略低于二分之一的比例，内存部分则占约三分之一，剩余部分由I/O、模拟和其他组件均衡分配。引人关注的是，实际测量得到的SRAM内存区域占比远小于普遍认知中的片上系统(SOC)产品的比例，右下角出现的异常值除外，其余数值呈现紧密聚集状态。
鉴于逻辑部分几乎占据芯片面积的一半，从设计的逻辑部分着手研究意义重大。逻辑设计借助标准单元得以实现，如图2所示的标准单元平面图详细描绘了这一构造。
标准单元的高度通常通过Metal 2 Pitch (M2P)乘以轨道数量来表示，但右侧的横截面图显示，单元高度还必须与器件结构匹配，并受限于物理条件。同样，单元宽度也取决于接触式多晶硅节距(CPP)，其具体数值可以从底部横截面图中看到，再次受到物理限制的制约。图3展示了对单元宽度和高度缩放极限的深入分析结果，其中包含数十张幻灯片详细解读了这些缩放限制，但由于时间关系，在此仅展示核心结论。
图3揭示了逻辑单元微缩的关键点：单元宽度缩放直接受CPP影响，左侧图表清晰展示了CPP如何由栅极长度(Lg)、接触宽度(Wc)以及两个接触到栅极间隔物厚度(Tsp)共同决定。Lg受到漏电限制，不同类型的器件所能接受的最小Lg各有差异——平面器件因单栅极结构可使用较厚(约30nm左右)的无限制沟道表面；而FinFET和水平纳米片(HNS)则限定了更薄的沟道厚度(~5 nm)，分别具有3个和4个栅极。
同时，2D材料的引入为逻辑单元带来了新的可能。单元高度缩放如图右侧所示，HNS通过堆叠单个纳米片取代多个fins，进而向采用CFET的堆叠器件发展，消除了水平np间距并堆叠nFet和pFET。当前单元高度介于150至200纳米之间，有望减小至约50纳米，从而大幅提升晶体管密度至每平方毫米约15亿个晶体管(1500 MTx/mm²)。
接下来，图4汇总了英特尔、三星和台积电已公布的工艺节点信息。对于每个公司及其对应年份，均列出了设备类型、是否采用背面电源、密度、功率以及性能指标（若有提供的话）。值得注意的是，功耗和性能数据为相对性指标，英特尔并未公开功耗数据。
在图4中，以粗体醒目突出的领先性能和技术创新显示，三星率先于2023年投入生产HNS，英特尔和台积电分别将在2024年和2025年跟进。此外，英特尔成为首家在2024年实现背面电源生产的厂商，而三星和台积电预计要到2026年才会推出相应技术。
基于我的深入分析，英特尔凭借i3技术在期间保持了性能领先地位，台积电则在功耗领先（因英特尔数据缺失）和密度领先方面表现出色。
图5呈现了我们的逻辑技术路线图，并结合预测的SRAM单元尺寸进行讨论。据预测，CFET将于2029年前后推出市场，显著提高逻辑密度并将SRAM单元尺寸近乎减半，而目前SRAM单元尺寸的缩小已在前沿技术领域停滞不前。我们预计到2034年，逻辑密度将达到约757MTx/mm²。晶体管密度预测如图6所示，逻辑晶体管密度和SRAM晶体管密度的增速均放缓，其中SRAM的晶体管密度放缓程度更为明显，且逻辑密度现已接近SRAM。
图7总结了台积电相对于逻辑和SRAM的模拟及I/O缩放数据，表明模拟和I/O的扩展速度均慢于逻辑。
针对SRAM以及模拟和I/O的缓慢扩展问题，Chiplet作为一种解决方案被提出。如图8所示，Chiplet能够实现成本更低、优化程度更高的工艺制造SRAM和I/O模块。根据我和Synopsys在2021年合作发表的论文，即使考虑到封装/组装成本的增加，将大型SoC拆分为Chiplet仍可使成本降低一半。
图9进一步展示了逻辑、SRAM和I/O的标准化晶圆及晶体管成本预测（请注意，该图已根据原始演示进行了更新）。右图显示，逻辑晶圆成本随着金属层数量的增长而上升；SRAM晶圆尽管与逻辑在同一节点，但由于布局规则，仅需4个金属层即可；I/O晶圆成本基于16nm-11金属工艺计算，选择16nm节点是为了确保足够的I/O性能且成本最低。
右图转换为晶体管成本视角后，有趣的是，由于I/O晶体管尺寸较大，即使在成本较低的16nm晶圆上，其成本仍居高不下。逻辑晶体管成本在达到2nm节点时有所上升，这是台积电首个HNS节点，微缩幅度较小。我们预测第二代HNS节点在14A时会有更大的微缩空间。类似地，首个CFET节点的成本也会暂时性上升，而SRAM晶体管成本由于微缩有限呈上升趋势。综上所述，尽管Chiplet能带来一次性成本优势，但整体来看，晶体管成本的持续下降空间并不大。
最后，通过上述一系列严谨的分析与讨论，我们得出了对未来逻辑技术发展走势的深刻见解与预见。
